复古计算机Applix 1616的硬件设计与逆向工程

1. Applix 1616项目概述Applix 1616是一台基于Motorola 68000处理器的复古计算机系统其独特之处在于仅使用TTL逻辑芯片和两个PAL16R8可编程阵列逻辑器件就实现了2位和4位彩色视频输出。这个项目的主要目标是收集、整理并数字化所有能找到的相关技术文档通过逆向工程还原其硬件设计细节。作为一款1980年代中期的计算机Applix 1616展现了早期个人计算机设计的精妙之处。它没有使用专用视频芯片而是通过精心设计的数字逻辑电路实现了彩色图形显示。这种用基础元件构建复杂功能的设计理念正是现代计算机工程师值得研究的经典案例。2. 硬件架构解析2.1 核心组件构成系统主板的核心组件包括Motorola 68000 CPU8MHz主频16片41256-15 DRAM芯片256K×1位150ns访问时间两个关键PAL器件TPALIC15负责DRAM时序控制VPALIC5处理视频信号生成视频输出采用RGBI信号红、绿、蓝、亮度通过4位调色板寄存器2.2 视频系统工作原理视频子系统的工作流程如下15MHz主时钟经分频产生7.5MHz的像素时钟DRAM中存储的2位像素数据被送入移位寄存器在640像素模式下2位数据寻址4位调色板16色在320像素模式下直接输出RGBI信号74LS157多路复用器IC3选择调色板或直接RGBI输出关键提示视频时序与DRAM访问需要精确同步这是整个系统设计的难点所在。视频访问必须与CPU访问交错进行以避免内存冲突。3. 逆向工程进展3.1 文档收集与整理目前已收集到的主要技术资料包括原始固件ROM镜像V4.5a版本1991年编译1616_U25H.romIC25高字节1616_U26L.romIC26低字节Motorola应用笔记AN83468000与6845 RGB图形显示接口参考设计Atari ST时序图来自ASIC ST4081S芯片文档初步逆向的PAL逻辑描述文件PLD格式3.2 PAL器件分析3.2.1 TPAL时序控制PAL作为系统的核心时序发生器TPALIC15的主要功能包括生成DRAM控制信号RAS、CAS等协调CPU与视频显示器的内存访问管理8状态内存周期S0-S7通过分析Atari ST的类似设计可以推测TPAL的工作机制使用15MHz和7.5MHz时钟输入在S0-S3状态处理视频访问在S4-S7状态处理CPU访问输出信号包括/RAS行地址选通/CASU、/CASL高低字节列地址选通其他DRAM控制信号3.2.2 VPAL视频控制PALVPALIC5负责视频信号处理接收来自移位寄存器的2位像素数据VD1, VD0在640像素模式下输出2位调色板地址在320像素模式下直接输出RGBI信号通过ENPAL信号控制输出选择调色板或直接RGBI4. 系统内存架构4.1 DRAM接口设计Applix 1616采用创新的内存交错访问方案视频控制器和CPU交替访问DRAM每个15MHz时钟周期分为两部分前半周期视频控制器读取像素数据后半周期CPU执行内存访问使用41256 DRAM芯片256K×1位组成16位内存总线这种设计需要精确的时序控制确保视频数据流不间断CPU访问不会导致屏幕显示异常两种访问之间的切换无冲突4.2 内存时序参数基于对Atari ST类似设计的分析关键时序参数估计为/RAS脉冲宽度约100ns/CAS到数据有效约50ns行预充电时间约60ns刷新周期每15.6μs一次5. 扩展系统分析5.1 1617扩展板1617扩展板提供以下功能SCSI接口用于硬盘连接额外4MB DRAM扩展使用8个PAL16L8芯片作为控制逻辑逆向工程难点SCSI协议已过时现代替代方案更实用可以使用SRAM替代DRAM简化设计部分PAL逻辑可被现代CPLD替代5.2 Z80协处理器系统Applix 1616包含一个Z80协处理器负责软盘控制与主CPU68000通信通过双端口RAM共享数据内存映射0000-5FFFZ80 ROM6000-7FFF共享RAM8000-FFFF分页RAM通过BANK信号选择6. 项目挑战与解决方案6.1 PAL逆向工程难题主要挑战原始PAL编程文件丢失安全位已被编程无法直接读取需要重建组合逻辑和时序逻辑解决方案路径通过电路图分析信号流向与已知的68000设计比较如Atari ST构建测试夹具验证假设使用GAL器件作为替代品测试6.2 测试验证方法建议的测试方案使用现有的68000开发板如STEBus 68000作为测试平台通过逻辑分析仪捕获信号时序与Atari STE的时序进行对比验证逐步替换PAL功能模块经验分享在测试DRAM接口时建议添加看门狗电路当系统不能正常运行时自动断电防止因时序错误导致的长时间不稳定运行。7. 技术细节深入7.1 视频时序生成视频时序的关键要素水平同步信号基于6845 CRTC兼容时序垂直同步信号与DRAM刷新周期协调像素时钟7.5MHz640像素模式或3.75MHz320像素模式消隐期间用于DRAM刷新典型参数估计值水平总时间800像素时钟垂直总时间525行有效显示区域640×4802位色7.2 CPU与视频仲裁机制内存访问仲裁流程视频控制器在S0状态开始访问在S3状态完成数据锁存CPU在S4状态开始访问在S7状态完成CPU操作循环重复关键信号DISPEN视频使能信号/AS68000地址选通/DTACK数据传输应答8. 实操建议与经验分享8.1 硬件调试技巧信号测量要点首先验证时钟信号15MHz、7.5MHz的稳定性检查/RAS、/CAS信号的脉冲宽度和时序关系确认地址总线在视频/CPU周期切换时的变化常见问题排查屏幕无显示检查视频时钟和同步信号随机崩溃测量DRAM刷新信号颜色异常验证调色板寄存器写入8.2 现代替代方案对于想要复刻该系统的开发者可以考虑使用CPLD如Xilinx XC9500替代原始PAL用SRAM替代DRAM简化设计添加SD卡接口替代SCSI/软盘使用开源68000核心的FPGA实现9. 项目资源与后续计划9.1 可用资源汇总已数字化的关键资源原始技术手册部分OCR处理固件ROM镜像电路图扫描件相关参考设计Motorola AN834Atari ST时序文档9.2 后续研究方向完整还原TPAL和VPAL的逻辑方程开发模拟器验证硬件设计制作兼容主板测试PAL替代方案收集更多应用软件和开发工具这个项目不仅具有历史保存价值更能让现代工程师学习到经典计算机系统的设计精髓。通过逆向工程这些1980年代的设计我们可以更好地理解计算机体系结构的基础原理以及如何用有限的资源实现复杂功能。